

Comparaison des performances des dispositifs BBD et CCD appliqués aux senseurs optiques

ANALYSE D'IMAGE

L'onde électrique
1974, vol. 54, n° 7
pp. 331-342



par Jean-Luc BERGER,

Ingénieur ENSERG au Laboratoire de Recherche du Département Tubes et Dispositifs à Image à la Thomson-CSF.

Thomson-CSF, Département Tubes et Dispositifs à Image, 38120 Saint-Egrève (tél. (76) 96.48.48).

La prise de vue à l'état solide constitue un des grands axes de recherche de nombreux laboratoires. L'avènement à la fin des années 60, des dispositifs à transfert de

charge a permis la réalisation de dispositifs d'analyse d'image expérimentaux très compacts.

1. INTRODUCTION

Le développement récent des dispositifs à transfert de charge est une étape importante pour la réalisation de senseurs optiques à l'état solide. Les caractéristiques imposées par une prise de vue de qualité conduisant à une réalisation délicate, résolution élevée, faible encombrement, grande dynamique, minimum de défauts, il convient de choisir au mieux la structure capable de les satisfaire. On doit, par exemple, choisir entre les deux principaux types de transfert de charge : le « Bucket Brigade » ou BBD, décrit par Sangster et Teer [1] et le transfert par couplage de charge ou CCD tel que l'ont décrit Boyle et Smith [2]. La différence principale est que, dans un cas, les porteurs, représentant la charge signal, sont stockés dans des zones diffusées où ils sont majoritaires et transmis par des transistors MOS (BBD), dans l'autre, ils sont stockés dans des jonctions induites par des capacités MOS dont le couplage réalise le transfert (CCD).

On présente ici, en vue de les comparer, des circuits expérimentaux CCD et BBD : une ligne CCD de 64 points préliminaire à une matrice de 64×128 points et une matrice BBD de 30×40 points. Afin de faciliter le parallèle pour chacun d'eux, les points suivants sont examinés : géométries, réalisation technologique, réponse impulsionnelle, efficacité de transfert, réponse harmonique et fonction de transfert de modulation : réponse à une entrée électrique puis optique à fréquence maximum, exploitation en photosenseur et images obtenues.

2. CIRCUIT CCD

2.1. Géométrie et réalisation

Une vue en coupe du circuit est représentée figure 1 et une vue de dessus figure 2. La commande est réalisée par deux phases complémentaires ϕ_1 et ϕ_2 qui adressent des couples d'électrodes dont l'une repose sur un oxyde épais, l'autre sur un oxyde mince. Le transfert est rendu ainsi unilatéral. Les électrodes reposant sur oxyde mince sont en silicium polycristallin, les électrodes sur oxyde épais sont en aluminium. L'oxyde mince a pour épaisseur $0,12 \mu$, l'oxyde épais $0,5 \mu$. Le substrat est du silicium N dopé $5 \cdot 10^{14}/\text{cm}^3$, orienté $\langle 111 \rangle$ ou $\langle 100 \rangle$.




Fig. 1.

Le circuit linéaire comporte 128 couples grille aluminium-grille silicium, ce qui permet le stockage de 64 échantillons de signal. La distance entre deux zones de stockage est 40μ . La surface d'une électrode de

défini comme le quotient de la charge laissée en arrière à chaque transfert divisée par la charge à transmettre. La variation de ε en fonction de la fréquence F_c est donnée également en figure 3. On voit qu'en basse fréquence ($F_c < 1$ MHz) chaque transfert s'effectue avec une perte moyenne de charge de 0,03 à 0,04 %. On en déduit une perte globale après 128 transferts : $N\varepsilon = (\text{nombre de transferts}) \times (\text{inefficacité de transfert}) = 0,05$ (l'inefficacité de transfert à peu près constante en-dessous de 1 MHz est attribuée aux pièges d'interface Si — SiO₂, la croissance rapide au-delà de 1 MHz est attribuée à la géométrie [3]). La figure 4 donne les produits $N\varepsilon$ correspondant à différentes réponses impulsionnelles. La transformée de Fourier de ces réponses impulsionnelles conduit aux réponses harmoniques placées en regard. Celles-ci sont données en fonction du rapport fréquence du signal sur fréquence d'horloge pour une entrée électrique, ou fréquence spatiale sur fréquence des étages pour une entrée optique.

2.3. Réponses à une entrée électrique et optique

Pour une fréquence voisine de $F_c = 1$ MHz, le circuit présente un produit $N\varepsilon \simeq 0,1$, ce qui permet de prévoir une modulation de l'ordre de 80 % (voir fig. 4) pour la fréquence signal maximum. Ceci est confirmé par la réponse du circuit à une entrée F signal = 500 kHz donnée en figure 5.

La figure 6 donne la réponse du même circuit sur lequel on a projeté une mire de traits. Les traits au pas de 45 μ proche du pas limite du registre conduisent à une modulation du signal de 57 %. La détérioration est due en partie à l'optique utilisée. Une image de la mire est donnée en correspondance avec le signal vidéo. Cette image a été obtenue avec un balayage mécanique du registre à l'aide d'un prisme tournant. La figure 7 donne le schéma du montage.

La figure 8 donne différentes images obtenues à l'aide de ce montage. La cadence est de 20 images par seconde et suivant le temps d'intégration, on a des images de 50 ou 190 lignes, la fréquence d'analyse restant 1 MHz.




Fig. 7.



Fig. 8A. — Fréquence d'analyse 1 MHz. 190 lignes de 64 points 20 images/seconde. Temps d'intégration 200 μ s.Fig. 8B. — 50 lignes de 64 points. 20 images/seconde. Temps d'intégration 936 μ s.

Fig. 8. — Images CCD 64 points.

La figure 9 donne le signal vidéo. L'analyse d'une ligne se décompose en un temps d'intégration T_i variable et un temps de transfert T_t de 64 μ s.

Le rapport signal sur bruit est de l'ordre de 40 db après un filtrage passe-bas à 500 kHz. L'uniformité du signal est de 10 %.




Fig. 9. — CCD64 points. Balayage. Signaux de sortie.




Fig. 10.



2.4. Matrice CCD 64 $\times$ 128

L'étude de la ligne précédente a conduit, par une technologie identique, à la réalisation d'une matrice de 128 registres de 64 points, disposés en colonnes aboutissant sur un registre de sortie de 128 points. Le pas élémentaire est de 29 μ dans les deux sens. Le format du circuit complet est de 3 $\times$ 4,2 mm².

La figure 10 donne des vues d'ensemble et de détail de la matrice.

La figure 11 donne des images obtenues en analysant la matrice à la fréquence de 1 MHz. Une trame est lue en 8,2 ms et le temps d'intégration est 31,8 ms, ce qui conduit à une cadence de 25 images par seconde.

Le mode d'analyse est le même que celui de la matrice BBD 30 $\times$ 40 détaillée ci-dessous.

Fig. 11. — Matrice CCD. 64×128 .

oxydé et l'autre une zone diffusée P^+ dans un substrat dopé N par $2 \cdot 10^{16}$ atomes/cm³. Deux phases complémentaires ϕ_1 et ϕ_2 adressent les capacités de 40 registres identiques comportant chacun 30 points et formant les colonnes de la matrice. Chacun de ces registres aboutit sur un étage du registre de sortie. Ce dernier comporte donc 40 points adressés par deux phases ϕ_1 et ϕ_2 .

La distance entre deux points est 70μ dans les deux sens.

La capacité de la cellule élémentaire est 0,3 pf. Les dimensions totales du circuit sont $2,1 \times 2,8 \text{ mm}^2$.

La réalisation de ce circuit nécessite 4 opérations de photogravure.

Le registre de sortie est muni d'un amplificateur MOS à source suiveuse qui permet une adaptation d'impé-




Fig. 12.

3. CIRCUIT BBD

3.1. Géométries et réalisation

La figure 12 donne une vue en coupe d'un registre, la figure 13 le schéma équivalent, les figures 14 et 15 donnent des vues partielles et totales du circuit. Les zones de stockage sont des capacités dont l'une des électrodes est en aluminium à la surface du silicium




Fig. 13.




Fig. 14. — M3040. Schéma de principe et géométries.







Fig. 15.



V_E 0,5 V/div
 V_{ABC} 1 V/div

[X : 20 μ s/div]



dance et la suppression du bruit de commutation des phases (fig. 16). Le signal est prélevé sur deux étages consécutifs E et F commandés par deux phases complémentaires. La sommation sur une unique résistance de source au point D conduit à un signal dont les parasites de commutation sont en grande partie éliminés.

3.2. Réponse impulsionnelle

Le circuit de sortie de la matrice est utilisé en registre à décalage pour étudier les caractéristiques du transfert. La figure 17 donne différentes formes de réponse impulsionnelle en fonction de la fréquence, ainsi que les inefficacités de transfert correspondantes.

En dessous de $F_c = 100$ kHz, ϵ est pratiquement constant et voisin de 10^{-3} . La contre-réaction source-drain du transistor MOS de chaque étage est responsable

Fig. 16. — M6040. Etages et signaux de sortie.




Fig. 17. — M3040. Réponse impulsionnelle. Inefficacité de transfert.

de cette limitation basse fréquence [3 et 4]. Pour les fréquences supérieures, l'augmentation rapide de ε est due à la géométrie du circuit.

3.3. Réponse à une entrée électrique et optique


La fréquence de fonctionnement choisie est $f_c = 250$ kHz qui conduit à $N\varepsilon = 0,1$ sur le registre de sortie.

La figure 18 donne la réponse du circuit à une entrée sinusoïdale de fréquence 125 kHz. Une mire à traits projetée sur l'ensemble de la matrice fonctionnant en photosenseur conduit au signal vidéo de la figure 19

pour la résolution limite (traits de 70μ). La modulation correspondante est 66 %. L'optique employée et la géométrie du circuit sont responsables de l'écart avec la valeur théorique (80 % pour $N\varepsilon = 0,1$). Une image de la mire est également donnée en correspondance avec le signal vidéo.


Le détail des signaux utilisés pour obtenir une image est indiqué figure 20. A la fréquence de 250 kHz, le temps d'intégration est 20 ms auquel fait suite le temps de transfert de la trame complète :

$$T_c = \frac{1}{F_c} = 4,8 \text{ ms}$$




Fréquence de commutation des phases : 250 kHz
[X : 20 μ s/div]
 $N\varepsilon = 0,1$

Fig. 18. — Circuit S5P3C9. Registre de sortie. $N = 80$.




Ligne vidéo : — 6 — 5 — 4 — 3 — 2 —
Modulation : — 66 — 70 — 75 — 81 — %
[X : 50 μ s/div]



$F_c = 250$ k Hz

Intervalle : 70 78,5 88 98,5 110 μ
N° USAF II 6 5 4 3 2



Fig. 19. — M3040. Réponse à une entrée électrique et optique à fréquence signal max.
Circuit S5P3C9 14/1/74.



— Vidéo complète

$$T_{\text{intégration}} = 4 T_{\text{trame}}$$

$$T_{\text{intégration}} = \frac{4}{5} T_{\text{vidéo complète}}$$



— Vidéo trame



Avec $F_c = 250 \text{ kHz}$

Analyse 1 point en $4 \mu\text{s} = T_c$



1 ligne en $T_L = 160 \mu\text{s}$

1 trame en $T_T = 4,8 \text{ ms}$

Temps intégration $T_i = 20 \text{ ms}$
 $\Rightarrow 40 \text{ images/seconde.}$



— Vidéo ligne



— x : $20 \mu\text{s/div}$

— y : 10 V/div

Fig. 20. — M3040. Signaux d'adressage. Signaux de sortie.



Fig. 22.




Fig. 23.

Le transfert est suffisamment rapide pour qu'il n'y ait pas de détérioration de l'image par la lumière que reçoit la matrice durant cette séquence. La cadence normale est de 40 images par seconde. En utilisant un entrelaçage au niveau des capacités de stockage, c'est-à-dire en stockant les charges tantôt sous la phase φ_1 , tantôt sous la phase φ_2 , on obtient une résolution de 60×40 points à la cadence de 20 images par seconde.

La figure 21 montre le circuit en fonctionnement dans une caméra miniature de 60 mm de côté (fig. 22).

Le rapport signal sur bruit est de l'ordre de 38 db après filtrage. L'uniformité du signal est de 15 %.

4. DISCUSSION ET CONCLUSIONS

L'ensemble de ces résultats est suffisant pour tirer un certain nombre de conclusions sur le parallèle entre circuits CCD et BBD.

Du point de vue des géométries, le CCD permet une compacité plus grande. La capacité de stockage de 0,4 pf et le pas de 40 μ de la ligne 64 points ont pu être réduits sans problème à 0,1 pf et 29 μ de pas dans les deux sens pour la matrice 64×128 . Par contre, la capacité de 0,3 pf et le pas de 70 μ pour la matrice BBD ne peuvent plus être réduits sans que les capacités parasites des diodes et source-grille interviennent pour réduire la dynamique et le rendement de transfert d'une façon non négligeable [5].

Du point de vue de la réalisation technologique, le circuit BBD utilise le procédé le plus classique pour les circuits MOS, limité à 4 opérations de photogravure et une seule métallisation en aluminium. Le CCD trois phases à grille d'aluminium utilise la même technologie mais présente la difficulté importante des intervalles inférieurs à 3 μ entre électrodes. On lui préfère la structure deux phases et double métallisation présentée ici mais qui nécessite au moins 5 opérations de photogravure et jusqu'à 6 opérations si des diffusions d'isolement sont utilisées pour limiter les zones actives. Le but recherché étant un minimum de défauts, la structure présentant le moins d'opérations est, de ce point de vue, préférable, ce qui donne ici l'avantage au BBD.

Du point de vue inefficacité de transfert, la comparaison des figures 3 et 17 montre un comportement en fonction de la fréquence analogue pour les deux circuits : un palier pour les fréquences basses, puis une augmentation rapide au-delà d'une fréquence de transition. Cette fréquence de transition se situe autour de 1 MHz pour le circuit CCD étudié et autour de 200 kHz pour le circuit BBD. La valeur limite de ϵ pour le CCD en basse fréquence est attribuée aux pièges d'interface [3 et 6]. Il est possible, pour améliorer cette valeur, soit d'utiliser un matériau présentant moins de pièges en modifiant l'orientation du cristal et la technologie (oxydes en présence de HCl), soit de transférer les charges loin de l'interface dans un puits de potentiel introduit par une couche implantée [7]. On parvient ainsi dans un cas à des valeurs de ϵ autour de 10^{-5} , dans l'autre cas, jusqu'à 10^{-6} , 10^{-7} . En ce qui

concerne le BBD, la contribution des pièges d'interface est secondaire par rapport à celle de la contre-réaction drain-source ou autrement dit de la conductance de sortie des transistors MOS [3]. Pour diminuer cette conductance de sortie, plusieurs solutions sont possibles :

- Augmenter le dopage du substrat. C'est la raison du dopage $2 \cdot 10^{16}/\text{cm}^3$ utilisé ici. Une valeur plus élevée conduirait à de trop grandes tensions de seuil et augmenterait la capacité parasite des diodes.

- Augmenter la longueur du canal des transistors MOS. Mais ceci est peu compatible avec un bon fonctionnement en haute fréquence et un faible encombrement.

- Utiliser un transistor MOS d'isolement pour chaque étage ou un transistor MOS tétrode, solution efficace mais qui augmente l'encombrement. Aucune de ces solutions n'est donc réellement satisfaisante et dans le meilleur des cas, il semble que l'inefficacité de transfert ne puisse descendre que difficilement en dessous de $\epsilon = 10^{-4}$.

Pour les fréquences élevées, deux paramètres interviennent également pour le CCD et le BBD : la géométrie et la mobilité des porteurs.

Pour les deux types de circuit, un meilleur fonctionnement en haute fréquence est obtenu par l'emploi d'un canal N à cause de la plus grande mobilité des électrons. La rapidité du transfert dans le CCD peut être améliorée en favorisant le champ latéral, c'est-à-dire, en augmentant le couplage entre les électrodes. Ceci peut s'obtenir en utilisant un substrat peu dopé, en réduisant la dimension des électrodes dans le sens du transfert et l'intervalle qui les sépare. Le transfert des charges dans le volume est aussi efficace pour augmenter le champ latéral et le champ induit par les charges elles-mêmes.

C'est sur ce genre de circuit que les fréquences de fonctionnement les plus élevées ont été publiées (supérieures à 100 MHz) [8].

Les possibilités sont plus restreintes pour augmenter la rapidité du BBD. On peut diminuer la capacité de stockage, ce qui est peu compatible avec la dynamique du fait des capacités parasites. On peut également augmenter le rapport largeur sur longueur du canal MOS. Augmenter la largeur du canal pose des problèmes d'encombrement, diminuer la longueur n'est pas compatible avec une faible conductance de sortie. Il y a donc une valeur optimum de ce rapport dont on ne peut s'écarter. Pour obtenir des fréquences de fonctionnement plus élevées, il faut donc changer la structure elle-même en employant par exemple des transistors à effet de champ qui peuvent conduire à des dispositifs fonctionnant à 50 MHz [9].

En résumé, le circuit BBD fonctionne avec des inefficacités de transfert plus élevées que le CCD et réalise moins bien le compromis inefficacité faible-fréquence élevée. A fréquence basse, il donne cependant des résultats comparables à ceux du CCD (fig. 5, 6, 18, 19).

Du point de vue photosenseur, les performances sont sensiblement les mêmes pour les deux circuits bien que la présence d'un réseau de photodiodes pour le BBD apporte une probabilité de défauts plus grande que pour le CCD dont l'interface Si — SiO₂ est uniforme.

En conclusion, dans le domaine des senseurs optiques, le circuit BBD convient, soit pour de faibles résolutions en temps réel, soit pour l'analyse lente d'images nécessitant une grande résolution. Les propriétés de rapidité et de compacité du circuit CCD le destinent naturellement à l'analyse en temps réel d'images à haute résolution.

Remerciements

Ces études sont partiellement réalisées avec le soutien du CCETT (Centre commun d'études de Télévision et de Télécommunication) et du CNET.

Je tiens également à remercier pour leur étroite collaboration M. D. Woehr du Groupement Tubes Electroniques et MM. Lakhoua et Poirier du Laboratoire Central de Recherche Thomson-CSF.

RÉSUMÉ

Cet article compare les propriétés de circuits expérimentaux CCD (ligne 64 points et matrice de 64 × 128 points) et BBD (matrice de 30 × 40 points) utilisés en senseurs optiques. Une analyse des caractéristiques et performances respectives est présentée : encombrement, rendement de transfert, fréquence d'analyse, dynamique, MTF, etc., ainsi que des images réalisées à l'aide de ces dispositifs.

Il ressort des conclusions que le circuit CCD est préférable sur les points de compromis suivants : efficacité de transfert-fréquence d'analyse et dynamique-encombrement. En revanche, l'avantage du BBD est sa simplicité de réalisation en technologie MOS.

SUMMARY

Performance comparison of CCD and BBD working as optical sensor.

by J. L. BERGER (Thomson-CSF).

A comparison between « CCD » and « BBD » working as optical sensors will be presented with reference to their respective characteristics and performances. Their surface density, transfer inefficiency, analysing frequency, dynamic range, MTF, etc., will be examined.

Images obtained with these devices will be presented.

This analysis lead to the conclusion that a CCD must be preferred to the BBD for the following reasons : transfer inefficiency, analysing frequency, dynamic range, surface density. Nevertheless the advantage of the BBD stays its technological MOS simplicity.

Bibliographie

- [1] SANGSTER et TEER. — *IEEE*, Vol. SC 4, 1969, 3, 131-136.
- [2] BOYLE et SMITH. — *BSTJ*, 1970, 587-593.
- [3] BERGLUND et THORNER. — *BSTJ*, 1973, 147-182.
- [4] BERGLUND et BOLL. — *IEEE Trans. Electron. Dev.* Vol. ED 19, 1972, 7, 852-860.
- [5] LEWIS. — *IEEE-SSC*, Vol. SC 8, 1973, 3, 207-221.
- [6] MOSHEN. — *IEEE-SSC*, Vol. SC 8, 1973, 3, 125-138.
- [7] WALDEN. — *BSTJ*, 1972, 1635-1640.
- [8] *Electronics*, 1973, p. 6 E.
- [9] BARRON et BUTLER. — *Electro. Letters*, 1973, 9, n° 25, 603-604.